绝缘耐压测试的一个争议问题

admin

      今天一位工程师问了我一个问题，“一个模块有几个输入管脚，V+、V-、signal、Gnd，还有金属外壳，甲方测试验收的时候，分别打V+对外壳、V-对外壳，Signal对外壳，Gnd对外壳，打的电压还挺高，至少几百伏，有的电路板就给打坏了，问这种打法有问题没有？是不是还是说明了我们设计的模块有问题？“
      类似的问题，在这一两年间，在一些大型科研单位里也发生过两三次。甚至后来都找到了某些GB电气安全标准的制定人，但也是争论半天，因为很多标准只是国外标准翻译过来的，也没说清真正的依据。知其然，知其所以然，才是治学之道。
      那到底应该怎么做呢？为什么这样做呢？
      首先说结论，应该把所有管脚接在一起，然后统一对外壳打耐压，才是正确的方式。
      原因是电路中的某些地方确实是有可能存在绝缘强度的隐患的，最常见的部位之二是DIP封装的器件Pin脚，在电路板固定后，与金属板之间的间距小；二是电路板固定安装孔附近的螺丝与电路板的走线或覆铜层的间距小；当然还有很多其他的地方。
      万一模块中有这种绝缘阻抗不足的情况时，各脚单独对外壳打高压，就容易形成如（图1）的情况，图中V+对外壳打耐压，但电路中的某个pin脚对外壳距离很近，则有可能形成如图红线的泄放通路，泄放电流如此之大，器件焉能不坏？如果实际工况中不会有任何距离外壳近的情况发生，即使V+加上了高压，没有泄放通路，整块单板也会处于一个高压等电位，板上没有压差形不成电流，板子也不会坏。
      总结成一句话：
      如果没隐患，两种打法都没问题；
      如果有隐患，则单pin分别对外壳打，则有损伤内部电路的风险。

      如果采用了所有输入引脚接在一起后，统一对外壳打的方式，就算是某些pin脚存在了对外壳的绝缘强度不够的问题，因为所有输入管脚的等电位，在电路中的器件自身里内部不易形成放电通路，可以有效地保护器件。
      总结成一句：
      所有输入管脚接在一起，对外壳打耐压，可以遇到有隐患的电路板则可以更好的保护，避免损坏。
      当然，可能有杠头会说一个观点，如果电路中的某个中间电路的引脚对外壳很近，那V+V-虽然等电位，但会不会两边包抄通过这个引脚对外壳放电呢？答案是仍有可能的。不过这种情况发生的概率确实会相对比较低得多。
     BY 航科电子可靠性